XCVU13P-2FLGA2577E Fotoen

XCVU13P-2FLGA2577E Virtex™ UltraScale+ ™  Den Apparat bitt déi héchst Leeschtung an integréiert Funktionalitéit um 14nm/16nm FinFET Node. Dem AMD seng drëtt Generatioun 3D IC benotzt stacked Silicon Interconnect (SSI) Technologie fir d'Aschränkungen vum Moore's Law ze briechen an déi héchst Signalveraarbechtung a Serien I/O Bandbreed z'erreechen fir déi strengsten Designfuerderungen z'erreechen. Et bitt och e virtuellt Single-Chip Design Ëmfeld fir registréiert Routinglinnen tëscht Chips ze liwweren, déi Operatioun iwwer 600MHz erméiglecht a méi räich a méi flexibel Aueren ubitt.

Als mächtegst FPGA Serie an der Industrie, UltraScale + Apparater sinn déi perfekt Wiel fir computationally intensiv Uwendungen, rangéiert vun 1 + Tb / s Netzwierker, Maschinn Léieren ze Radar / Warnung Systemer.

Applikatioun

Berechnung Beschleunegung

5G Basisband

Drot Kommunikatioun

radar

Testen a Miessunge

Main Fonctiounen a Virdeeler

3D-op-3D Integratioun:

-FinFET ënnerstëtzen 3D IC ass gëeegent fir Duerchbroch Dicht, Bandbreedung, a grouss-Skala stierwen Verbindungen, an ënnerstëtzt virtuell Single-Chip Design

Integréiert Blöcke vum PCI Express:

-Gen3 x16 integréiert PCIe fir 100G Uwendungen ® modular

Verbesserte DSP Core:

- Bis zu 38 TOPs (22 TeraMAC) vun DSP goufen optimiséiert fir fixe Floating Point Berechnungen, dorënner INT8, fir voll d'Bedierfnesser vun der AI Inferenz z'erreechen

Erënnerung:

-DDR4 ënnerstëtzt On-Chip Memory Cache Geschwindegkeete vu bis zu 2666Mb/s a bis zu 500Mb, bitt méi héich Effizienz a geréng latency

32.75Gb/s Transceiver:

- Bis zu 128 Transceiver um Apparat - Backplane, Chip op opteschen Apparat, Chip zu Chip Funktionalitéit

ASIC Niveau Netzwierk IP:

-150G Interlaken, 100G Ethernet MAC Kär, fäeg fir High-Speed-Verbindung