D 'XC7A50T-2CPP236Iil Art-Serie gëtt optriichtlechiséiert, an de logratesche Iwwersetzungen, a Logic Applicatioune erfuerderen. Bitt déi ënnescht Gesamtmaterial Käschte fir Héichsput a kaschtlech Uwendungen
D 'XC7A50T-2CPP236Iil Art-Serie gëtt optriichtlechiséiert, an de logratesche Iwwersetzungen, a Logic Applicatioune erfuerderen. Gitt déi klengst Gesamtmaterial Käschte fir Héichapparat a kaschtlech Uwendungen.
Produkt Funktiounen
Fortgeschratt Héich-Performance FPGA Logik baséiert op richteg 6-Input Lookup Table (Lut) Technologie a kann als verdeelt Erënnerung konfiguréiert.
36 kb duebel Port block Ram mat opgebaute FIFO Logik fir op-Chipdatedate Pulling.
Héich Performate Sevtiot ™ Technologie, ënnerstëtzen DDR3 Interfall bis 1866 MB / S.
High Speed Serial Verbindung, agebaute Gigabit transzciver, mat Vitys rangéiert vun 600 MB / s fir bis zu 6,6 GB /05 GB op Chip / Jip / SUPPT fir Chip /. JC PIG VERKAUCHT SECTIVE VERKAACHEN SEMERAL CONCILELLEN TABACK TRABERVERS, mat Vitys rangéiert vu 600 MB / S bis 6,6 GB / JUP / SUPPTIMATIME.
Benotzer konfiguréierend Analog Interface (Xadc), integréiert, integréiert mat duebelen 12 Bit 1 Bit-to-digital Konkurrenz an dem Chip Therips.
DSP Chip mat 25 x 18 Multipligs, 48 Bit Akumulator, a pre Leeder Dieder Diagramm fir eng eidel Leeschtungstorterung).
Eng mächteg Auer Management Chip (CMT), déi Phas-gespaarten Loop kombinéiert (PLL) a gemëschte Modus Manecker (MMCM) Moduler an niddereg Präzisiouns-
Benotzt Mikroblaze ™ Rapid Ofbau vun der Embedded Veraarbechtung vum Prozessoren.
PCI Express ® (PCIE) integréiert Block, gëeegent fir bis zu X8 Gen3 Endpunkt an Root Portdecken.
Multure Konfitutioun fir eng Concolutioun fir Wueren fir den Ruteziagplazen, 256 mat HORC / Shrc / Shapiclice, a gebaut Automatesch Detektioun an de Sad-Au Detektioun a Risen.
Nidderen Käschten, geager, glas Chipppp Chip, an higi Signal Integritéit Flipppabagagagagagagagagagement. All Packagen sinn am Féierung fir e puer Packagen verfügbar, mat e puer Packagen déi Funktioune Funktiounen ubitt hunn.
Designed for high performance and low power consumption, it adopts 28 nanometer, HKMG, HPL process technology, 1.0V core voltage process technology, and a 0.9V core voltage option that can achieve lower power consumption.
