D'XC7A200T-2FBG484I Artix ® -7 Serie ass optimiséiert fir Low-Power Uwendungen déi Serien Transceiver, héich DSP a Logik Duerchgang erfuerderen. Bitt déi niddregsten Gesamtmaterialkäschte fir High-Throughput a kaschtempfindlech Uwendungen
D'XC7A200T-2FBG484I Artix® -7 Serie ass optimiséiert fir Low-Power Uwendungen déi Serien Transceiver, héich DSP a Logik Duerchgang erfuerderen. Bitt déi niddregsten Gesamtmaterialkäschte fir High-Throughput a kaschtempfindlech Uwendungen.
Produit Fonctiounen
Fortgeschratt High-Performance FPGA Logik baséiert op richteg 6-Input Lookup Table (LUT) Technologie a kann als verdeelt Erënnerung konfiguréiert ginn.
36 Kb Dual Port Block RAM mat agebauter FIFO Logik fir On-Chip Datenbuffering.
High-Performance SelectIO ™ Technologie, ënnerstëtzt DDR3-Interfaces bis zu 1866 Mb/s.
Héichgeschwindeg Serienverbindung, agebaute Gigabit Transceiver, mat Geschwindegkeete vu 600 Mb/s bis bis 6,6 Gb/s an dann op 28,05 Gb/s, bitt e spezielle Low-Power Modus optimiséiert fir Chip zu Chip Interfaces.
Benotzerkonfiguréierbar Analog Interface (XADC), integréiert mat Dual Channel 12 Bit 1MSPS Analog-zu-Digital Konverter an On-Chip thermesch a Kraaftsensoren.
DSP Chip mat 25 x 18 Multiplikatore, 48 Bit Akkumulator, a Pre Leeder Diagramm fir héich performant Filteren (inklusiv optimiséiert symmetresch Koeffizient Filteren).
E mächtege Clock Management Chip (CMT) dee Phase-locked Loop (PLL) a Mixed Mode Clock Manager (MMCM) Moduler kombinéiert fir héich Präzisioun a geréng Jitter z'erreechen.
Benotzt MicroBlaze ™ Rapid Deployment vun embedded Veraarbechtung vu Prozessoren.
PCI Express ® (PCIe) integréiert Block, gëeegent fir bis zu x8 Gen3 Endpunkt- a Rootport-Designs.
Multiple Konfiguratiounsoptiounen, dorënner Ënnerstëtzung fir Commodity Storage, 256 Bit AES Verschlësselung mat HRC / SHA-256 Authentifikatioun, a gebauter SEU Detektioun a Korrektur.
Niddereg Käschten, kabelt, blo Chip Flip Chip, an héich Signal Integritéit Flip Chip Verpackung, wat et einfach mécht tëscht Produkter an der selwechter Package Serie ze migréieren. All Packagen sinn a Bleifräi Verpackungen verfügbar, mat e puer Packagen déi Leadoptiounen ubidden.
Entworf fir héich Leeschtung a nidderegen Energieverbrauch, et adoptéiert 28 Nanometer, HKMG, HPL Prozesstechnologie, 1.0V Kärspannungsprozesstechnologie, an eng 0.9V Kärspannungsoptioun déi méi nidderegen Energieverbrauch erreechen kann
