Fabrikatioun Prozess vun gedréckte Circuit Verwaltungsrot
1〠Iwwersiicht
PCB, d'Ofkierzung vum Printed Circuit Board, gëtt op Chinesesch a gedréckte Circuit Board iwwersat. Et enthält Single-dofir, duebel-dofir a multilayer gedréckte Brieder mat Steifheit, Flexibilitéit a Steifheit Torsioun Kombinatioun.
PCB ass e Zui wichtege Basiskomponent vun elektronesche Produkter, déi als Interconnection a Montagesubstrat vun elektronesche Komponenten benotzt gëtt. Verschidden Aarte vu PCBs hu verschidde Fabrikatiounsprozesser, awer d'Basisprinzipien a Methode sinn ongeféier d'selwecht, sou wéi Elektroplatéieren, Ätzen, Resistenzschweißen an aner Prozessmethoden. Ënner all Zorte vu PCBs, steiwe multilayer PCB ass wäit benotzt Zui, a seng Fabrikatioun Prozess Method a Prozess Zui sinn representativ, déi och d'Basis vun aneren Zorte vun PCB Fabrikatioun Prozesser ass. D'Fabrikatiounsprozessmethod a Prozess vu PCB ze verstoen an d'Basis Fabrikatiounsprozessfäegkeet vu PCB ze beherrschen sinn d'Basis vum PCB-Fabrikatiounsdesign. An dësem Artikel wäerte mir kuerz d'Fabrikatiounsmethoden, Prozesser a Basisprozessfäegkeete vun traditionelle steife Multilayer PCB an High-Density Interconnect PCB aféieren.
2ã € steiwe multilayer PCB
Steif Multilayer PCB ass de PCB deen am Moment an de meeschte elektronesche Produkter benotzt gëtt. Seng Fabrikatioun Prozess ass representativ, an et ass och de Prozess Basis vun HDI Verwaltungsrot, flexibel Verwaltungsrot a steiwe Flex Kombinatioun Verwaltungsrot.
technologesch Prozess:
D'Fabrikatioun Prozess vun steiwe multilayer PCB kann einfach a véier Etappe ënnerdeelt ginn: bannen laminate Fabrikatioun, lamination / lamination, Bueraarbechten / electroplating / baussecht Circuit Fabrikatioun, Resistenz Schweess / Uewerfläch Behandlung.
Etapp 1: Fabrikatiounsprozess Method a Flux vun banneschten Plack
Etapp 2: Lamination / Lamination Prozess Method a Prozess
Etapp 3: Buer / Elektroplatéieren / Baussent Circuit Fabrikatiounsprozess Method a Prozess
Etapp 4: Resistenz Schweess / Uewerfläch Behandlung Prozess Method a Prozess
3〠Mat der Notzung vu BGA- a BTC-Komponente mat Leadzentrumdistanz vun 0.8mm an drënner, kann den traditionelle Fabrikatiounsprozess vu kaschéierte gedréckte Circuit d'Uwendungsbedürfnisser vu Mikroabstandskomponenten net erfëllen, sou datt d'Fabrikatiounstechnologie vu High-Density Interconnect ( HDI) Circuit Board entwéckelt.
De sougenannte HDI Board bezitt sech allgemeng op PCB mat Linn Breet / Linn Distanz manner wéi oder gläich op 0.10mm a Mikro Leedung Ouverture manner wéi oder gläich ze 0.15mm.
Am traditionelle Multilayer Boardprozess ginn all Schichten an engem PCB gläichzäiteg gestapelt, an déi duerch duerch Lächer gi fir Interlayerverbindung benotzt. Am HDI Board Prozess sinn d'Leederschicht an d'Isoléierschicht Schicht fir Schicht gestapelt, an d'Leedere sinn duerch Mikro begruewe / blann Lächer verbonne ginn. Dofir gëtt den HDI Boardprozess allgemeng Opbauprozess genannt (BUP, Opbauprozess oder Bum, Opbau Museksspiller). No der Method vun Mikro begruewe / blann Lach Leedung, kann et och weider an electroplated Lach Oflagerung Prozess an applizéiert konduktiv Paste Oflagerung Prozess ënnerdeelt ginn (wéi ALIVH Prozess an b2it Prozess).
1. Struktur vun HDI Verwaltungsrot
Déi typesch Struktur vun HDI Verwaltungsrot ass "n + C + n", wou "n" stellt d'Zuel vun lamination Schichten an "C" duerstellt de Kär Verwaltungsrot. Mat der Erhéijung vun Interconnection Dicht, voll Stack Struktur (och bekannt als arbiträr Layer Interconnection) gouf och benotzt.
2. Electroplating Lach Prozess
Am Prozess vum HDI Board ass de elektroplatéierte Lachprozess den Mainstream, deen bal méi wéi 95% vum HDI Boardmaart ausmécht. Et ass och entwéckelt. Vun der fréi traditioneller Lach Elektroplating bis Lach Füllung Elektroplating, ass d'Designfräiheet vum HDI Board staark verbessert.
3. ALIVH Prozess dëse Prozess ass e Multi-Layer PCB Fabrikatiounsprozess mat voller Opbaustruktur entwéckelt vu Panasonic. Et ass en Opbauprozess mat konduktiven Klebstoff, deen all Layer interstitial Viahole (ALIVH) genannt gëtt, dat heescht datt all Inter Layer Interconnection vun der Opbauschicht duerch begruewen / blann duerch Lächer realiséiert gëtt.
De Kär vum Prozess ass Lachfüllung mat konduktiven Klebstoff.
ALIVH Prozess Features:
1) Non-woven Aramidfaser Epoxyharz semi-geheilt Blat als Substrat benotzen;
2) D'Duerchloch gëtt duerch CO2 Laser geformt a mat konduktiv Paste gefëllt.
4. B2it Prozess
Dëse Prozess ass de Fabrikatiounsprozess vu kaschéierte Multilayer Board, deen begruewe Bump Interconnection Technologie (b2it) genannt gëtt. De Kär vum Prozess ass de Bump aus konduktiv Paste.
