Wiring ass de wichtegsten Prozess am ganzen PCB Design. Dëst wäert direkt d'Performance vum PCB Board beaflossen. Am PCB Design Prozess ginn et allgemeng dräi esou Divisiounen vun Drot: Déi éischt ass routing, dann déi meescht Basisbedierfnesser am PCB Design. Wa keng vun de Linnen routéiert gëtt an Dir iwwerall Fluchlinnen kritt, da wäert et en onqualifizéierte Board sinn. Déi zweet ass d'Zefriddenheet vun der elektrescher Leeschtung. Dëst ass eng Moossnam ob e gedréckte Circuit Board qualifizéiert ass. Dëst nodeems de Bedrauwen ass, suergfälteg wiring virsiichteg unzepassen fir datt et déi bescht elektresch Leeschtung kann erreechen. Da kënnt d'Schéinheet. Wann Är Drot geluecht gëtt, ass et näischt fir d'Performance vun elektresche Geräter ze beaflossen, awer op den éischte Bléck déi messy Vergaangenheet, plus déi faarweg, faarweg, dann wéi gutt ass Är elektresch Leeschtung, an den Ae vun aneren ass nach ëmmer e Stéck Müll. Dëst bréngt vill Onbequemlechkeet fir Test an Ënnerhalt. D'Kabele sollten ordentlech an eenheetlech sinn a kënnen net gekräizegt an onroueg sinn. Dës musse realiséiert ginn ënner der Bedéngung fir d'Leeschtungsfähegkeet vun elektresche Geräter ze garantéieren an aner individuell Ufuerderungen ze treffen, soss wäert et e Geldverschwendung sinn. D'Kabele ginn haaptsächlech no de folgende Prinzipien duerchgefouert:
â ‘. Ënner normalen Ëmstänn soll d'Muechtkabel an de Buedemdraad als éischt gebraucht ginn fir d'elektresch Leeschtung vum Circuit Board ze garantéieren. Esou wäit wéi méiglech, d'Breet vun der Kraaft a Buedemleitungen esou vill wéi méiglech erweideren. Et ass besser datt de Buedemdraad méi breed ass wéi de Stroumdraad. Hir Bezéiung ass: Buedemdraad> Stroumleitung> Signal Draht, normalerweis ass d'Signal Drot Breet: 0,2 ~ 0,3mm, Déi dënnste Breet ka 0,05ï ½ ž0.07mm erreechen, de Stroumkabel ass meeschtens 1.2ï ½ž2.5mm. Fir den digitale Circuit PCB kann e breet Buedemdraad benotzt ginn fir eng Loop ze bilden, dat heescht e Buedemnetz gëtt benotzt (den analoge Circuit Terrain kann net op dës Manéier benotzt ginn)
â´¡. Rout déi méi streng Ufuerderunge (wéi Héichfrequenzlinnen) am Viraus, an d'Säitlinnen vun den Input- an Ausgangsterminale sollten niewendlech parallel vermeiden fir Reflexiounsinterferenz ze vermeiden. Gronddraadisolatioun soll wann néideg bäigefüügt ginn, an d'Verbindung vun zwee ugrenzend Schichten soll senkrecht openeen sinn, a parasitesch Kupplung ass méiglecherweis parallel.
â '¢. De Oszilléierer Fall ass ugemierkt, d'Auerlinn soll sou kuerz wéi méiglech sinn a kann net iwwerall gefouert ginn. D'Gebitt vum speziellen Héichgeschwindegkeetslogik Circuit ënner dem Aueroscillatiounskrees soll d'Géigend vum Terrain erhéijen, a sollt keng aner Signalleitungen huelen fir dat Ëmfeld elektrescht Feld Approche Null ze maachen;
â '£. Benotzt sou wäit wéi méiglech 45º Polyline wiring. Benotzt net 90º Polyline fir d'Stralung vun High-Frequenz Signaler ze reduzéieren; (erfuerdert héich Linnen fir Duebelbogen ze benotzen)
⤤. Maacht keng Loop op all Signalleitung. Wann et inévitabel ass, soll d'Loop sou kleng wéi méiglech sinn; de Vias vun der Signallinn soll sou wéineg wéi méiglech sinn;
â '¥. D'Schlusslinn sollt esou kuerz wéi déck wéi méiglech sinn, a befestegt Schutzgrond op béide Säiten.
â € ™. Wann Dir de sensiblen Signal an de Geräischer Feldbandsignal duerch de flaache Kabel iwwerdroe soll, soll d'Method "Buedem-Signal-Buedem-Drot" benotzt ginn.
â§. Testpunkte solle reservéiert gi fir Schlëssel Signaler fir d'Produktioun an den Ënnerhalt Tester ze erliichteren
â´¨. Nodeems déi schematesch Verdrahtung ofgeschloss ass, soll d'Drohtaléierung optiméiert ginn; zur selwechter Zäit, nodeem déi virleefeg Netzwierkprüfung an d'DRC-Iwwerpréiwung richteg sinn, fëllt d'Unroutéiert Gebitt mat engem Buedemdraad, benotzt eng grouss Fläch Kuperschicht fir de Buedemdraad, a setzt se op de gedréckte Board. D'Plazen déi benotzt gi sinn all als Buedemdraad mat dem Buedem verbonnen. Oder et kann zu enger Multi-Layer Board gemaach ginn, an d'Energieversuergung an de Buedemdraad besetzen all eng Schicht.
