XC6SLX45-2FGG484C Fotoen

XC6SLX45-2FGG484C Fotoen

​XC6SLX45-2FGG484C ass e Feldprogramméierbare Gate Array (FPGA) baséiert op 45 nm Low-Power Kupferkabel Technologie, déi de beschte Gläichgewiicht tëscht Käschten, Kraaft a Leeschtung ubitt. Dës FPGA gëtt vum Xilinx hiergestallt a gehéiert zu Spartan®- D'6 LX Serie huet déi folgend Schlësselfeatures a Funktiounen:

Modell:XC6SLX45-2FGG484C

Schécken Ufro

Produkt beschreiwung

XC6SLX45-2FGG484C ass e Feldprogramméierbare Gate Array (FPGA) baséiert op 45 nm Low-Power Kupferkabel Technologie, déi de beschte Gläichgewiicht tëscht Käschten, Kraaft a Leeschtung ubitt. Dës FPGA gëtt vum Xilinx hiergestallt a gehéiert zu Spartan®- D'6 LX Serie huet déi folgend Schlësselfeatures a Funktiounen:

Héichleeschtungslogik a Späicherressourcen: Den XC6SLX45-2FGG484C bitt vill Logik Ressourcen a Block RAM, dorënner 18 Kb Block RAM an effizienten 6-Input Lookup Table (LUT), ënnerstëtzt Dual Flip Flops, gëeegent fir Pipeline centric Uwendungen.

Héichgeschwindeg Interface a Konnektivitéit: Ënnerstëtzt High-Speed-Serien-Interfaces wéi PCI Express, Aurora, 1G Ethernet, souwéi High-Speed-Serien-Transceiver, déi Datentransferraten vu bis zu 3,2 Gb / s ënnerstëtzen.

DSP a Signalveraarbechtungsfäegkeeten: Built an DSP48A1 Slice, ënnerstëtzt effizient Algorithmen a Signalveraarbechtung, inklusiv séier 18 x 18 Multiplikatioun an 48 Bit Akkumulator, gëeegent fir Hilffilterapplikatiounen.

Memory Controller an Interface: Ënnerstëtzt DDR, DDR2, DDR3, an LPDDR Erënnerung, mat Datenraten bis zu 800 Mb/s (12,8 Gb/s Peakbandbreedung)


Hot Tags: XC6SLX45-2FGG484C Fotoen

Zesummenhang Kategorie

Schécken Ufro

Gitt w.e.g. gratis Är Ufro am Formulaire hei ënnen ze ginn. Mir äntweren Iech an 24 Stonnen.
X
We use cookies to offer you a better browsing experience, analyze site traffic and personalize content. By using this site, you agree to our use of cookies. Privacy Policy
Reject Accept