Mat dem richtege Set vu Circuit Simulator Tools, kënnt Dir modelléiere wéi d'Kopplungskapazitéit an engem LTI Circuit d'Signalverhalen an der Zäit Domain a Frequenz Domain beaflosst. Soubal Dir Äre Layout designt, kënnt Dir d'Kopplungskapazitanz aus Impedanz a Verbreedungsmoossnamen extrahieren. Wann Dir d'Resultater vergläicht, kënnt Dir bestëmmen ob all Layout Ännerungen erfuerderlech sinn fir onerwënscht Signalkupplung tëscht Netzer ze vermeiden.
Tools fir Modeller Kupplungskapazitéit
Well d'Kupplungskapazitanz an Ärem Layout onbekannt ass bis de Layout fäerdeg ass, ass d'Plaz fir d'Kopplungskapazitéit ze modelléieren an Ärem Schema. Dëst gëtt gemaach andeems Dir e Kondensator op strategesche Standorte bäisetzt fir spezifesch Kupplungseffekter an Äre Komponenten ze modelléieren. Dëst erlaabt phänomenologesch Modeller vu Kupplungskapazitanz ofhängeg vu wou de Kondensator plazéiert ass:
Input / Output Kapazitéit. D'Input an Output Pins an engem richtege Circuit (ICs) hunn eng Kapazitanz wéinst der Trennung tëscht dem Pin an dem Buedemebene. Dës Kapazitéitswäerter si meeschtens ~ 10 pF fir kleng SMD Komponenten. Dëst ass ee vun de primäre Punkten déi an enger Pre-Layout Simulatioun gepréift ginn.
Kapazitéit tëscht Netzer. En Kondensator tëscht zwee Netzer plazéieren, déi Input Signaler droen, modelléiert d'Crosstalk tëscht den Netzer. Duerch d'Visualiséierung vum Affer an dem Aggressor Netz, kënnt Dir kucken wéi den aggressor ëmklammen e Signal op d'Affer induzéiert. Well dës Kapazitanzen zimlech kleng sinn an Iwwerhuelung hänkt och vun der géigesäiteger Induktanz of, ginn Iwwerleeungssimulatioune normalerweis just nom Layout fir déi héchst Genauegkeet duerchgefouert.
Spuer Kapazitéit zréck op e Buedemebene. Och wann eng Spur kuerz ass, wäert se ëmmer nach parasitesch Kapazitéit am Bezuch op de Buedemebene hunn, wat fir d'Resonanz op kuerzen Iwwerdroungslinnen verantwortlech ass.
