Spezifikatioune vun 5SGXMA3H2F35I2N

Spezifikatioune vun 5SGXMA3H2F35I2N

​5SGXMA3H2F35I2N ass en FPGA (Field Programmable Gate Array) Chip vun Intel (fréier Altera), gehéiert zu der Stratix V GX Serie. Dësen Chip huet héich Leeschtung a Flexibilitéit, gëeegent fir eng Rei vun komplex Applikatioun Szenarie. Déi folgend ass eng kuerz Aféierung an 5SGXMA3H2F35I2N

Modell:5SGXMA3H2F35I2N

Schécken Ufro

Produkt beschreiwung

5SGXMA3H2F35I2N ass en FPGA (Field Programmable Gate Array) Chip vun Intel (fréier Altera), gehéiert zu der Stratix V GX Serie. Dësen Chip huet héich Leeschtung a Flexibilitéit, gëeegent fir eng Rei vun komplex Applikatioun Szenarie. Déi folgend ass eng kuerz Aféierung zu 5SGXMA3H2F35I2N:

Serie a Modell:

Zu der Stratix V GX Serie gehéiert, ënnerstëtzt dës FPGA Serie 600-Mbps bis 12.5-Gbps Transceiver fir verschidden Uwendungen.

De spezifesche Modell ass 5SGXMA3H2F35I2N.

Spezifikatioune a Leeschtung:

Dëse FPGA Chip huet 957 LABs (Logik Array Blocks) an 432 I / O (Input / Output) Interfaces.

D'Stratix V FPGA Serie gëtt mat TSMC 28nm High-Performance (HP) Technologie hiergestallt, déi héich Dicht Ressourcen wéi Logik Eenheeten, embedded Memory a Multiplikatore ubitt.

Applikatioun Beräicher:

Gëeegent fir verschidden Applikatiounsbedürfnisser wéi drahtlos / fix Netzwierkkommunikatioun, Sendung, Computer a Lagerung, Testen a medizinesche Mäert.

Wéinst senger héijer Leeschtung a Flexibilitéit kann et a Situatiounen applizéiert ginn, déi Héichgeschwindegkeet Datenveraarbechtung a komplex Logik Kontroll erfuerderen.


Hot Tags: Spezifikatioune vun 5SGXMA3H2F35I2N

Zesummenhang Kategorie

Schécken Ufro

Gitt w.e.g. gratis Är Ufro am Formulaire hei ënnen ze ginn. Mir äntweren Iech an 24 Stonnen.
X
We use cookies to offer you a better browsing experience, analyze site traffic and personalize content. By using this site, you agree to our use of cookies. Privacy Policy
Reject Accept