Spezifikatioune vun 10CL080YU484C8G

10CL080YU484C8G gouf fir niddereg Käschten an niddereg statesch Muecht Konsum optimiséiert, mécht et eng ideal Wiel fir grouss-Skala a kascht sensibel Uwendungen.

Den 10CL080YU484C8G Apparat bitt héich Dicht programméierbar Paarte, Onboard Ressourcen, an universell I/O. Dës Ressourcen kënnen d'Ufuerderunge vun der ech treffen / O Expansioun an Chip zu Chip Interface.

charakteristesch

1,0 V an 1,2 V Kärspannungsoptiounen

Bitt kommerziell, industriell an Autostemperaturniveauen

Multiple Apparat Dicht mat Pin Migratioun Funktioun

Konform mat RoHS6 Normen

Logik Element (LE) - Véier Input Lookup Table (LUT) an aschreiwen

All LE hunn extensiv wiring / metallen interconnections tëscht hinnen

Een 18x18 oder zwee 9x9 Multiplikatormodi déi kaskadéiert kënne ginn

Komplett DSP IP fir Algorithmus Beschleunegung

Ënnerstëtzt verschidde I / O Standarden

Programméierbar I/O Funktioun

Real LVDS an analog LVDS Sender an Empfänger

On Chip Terminal (OCT)

Aktiv Serial (AS), Passiv Serial (PS), Fast Passive Parallel (FPP)

JTAG Konfiguratioun Schema

Konfiguréieren Datekompressioun

Remote System Upgrade

Bis zu véier universal PLLs

Bitt mächteg Auerverwaltung a Synthesefunktiounen, déi d'global Auer vum ganzen Apparat fuere kënnen an all Apparatquadranten ubidden

Bis zu 15 engagéierten Auerpins, fäeg fir bis zu 20 global Aueren ze féieren